该决策旨在使运行速率较HBM4E提升超过50%，采用全环绕栅极晶体管结构并优化硅通孔密度，以应对人工智能领域对高算力与低功耗存储的迫切需求。
三星电子晶圆代工业务技术开发负责人구자흠于7月27日确认，公司在下一代高带宽内存HBM5的研发规划中，将把基础裸片（Base Die）的制造工艺升级至2nm节点。此举标志着HBM技术竞争正式进入2nm时代，其核心逻辑在于通过更先进的制程工艺解决前代产品在性能密度与能效比方面的瓶颈。此前，三星存储器业务开发副总裁황상준于同年3月已对此进行过类似表述，显示出该战略方向的确定性。
在具体技术指标上，HBM5的设计目标是在当前量产的HBM4E基础上，将运行速率提升50%以上。为实现这一速度跃升并支撑更高密度的硅通孔（TSV）堆叠需求，三星计划在2nm基础裸片中采用全环绕栅极（GAA）晶体管结构。作为对比，三星在现有的HBM4及HBM4E产品中均采用了4nm基础裸片；其中HBM4E虽使用了4nm第四代工艺中的高密度、超高性能器件，实现了14+ Gbps的运行速度，并通过对金属层排列的优化来降低功耗与改善散热路径，但2nm工艺的引入被视为进一步突破能效极限的关键步骤。该技术路线旨在同时实现性能大幅增强与能耗显著降低。
从行业背景与市场策略来看，三星于今年2月已实现HBM4的量产，并于5月推出了采用12层堆叠的HBM4E工程样品。当前提前公布HBM5的技术路线图，显示出该公司意在通过公开规划引导产业链上下游提前布局，以巩固其在高端存储市场的定义权。三星强调其具备从存储设计、先进制程代工到封装测试的全链条整合能力，这种“交钥匙”服务模式使其能够在产品设计阶段介入优化，从而在速度、功耗、散热及良率等关键指标上形成协同优势，这对于当前AI芯片制造商而言是重要的竞争筹码。