在圣何塞Advancing AI 2026大会上，AMD推出全球首款2nm服务器CPU、3200亿晶体管AI加速器及整合72颗GPU的机架系统，旨在构建统一相干域以对标行业领先竞品。
AMD公司于2026年7月23日在圣何塞举行的Advancing AI年度大会上，由董事长兼CEO苏姿丰博士主导发布了涵盖芯片、服务器架构及软件生态的多项核心技术成果。此次发布的重点包括全球首款采用2nm制程的服务器CPU Venice、基于CDNA 5架构且晶体管数量达3200亿的Instinct MI455X GPU加速器，以及整合了前述组件的Helios机架级AI基础设施。该系列更新标志着AMD在先进制程应用与多芯粒封装技术上取得实质性进展，试图通过硬件层面的大规模整合来提升人工智能训练与推理的整体效率。
在具体技术参数与架构设计方面，Instinct MI455X GPU采用台积电2N GAA工艺制造核心加速器复合芯粒（XCD），并通过混合键合技术堆叠在Fabric与缓存芯粒之上；I/O Die部分则选用N3P工艺。该芯片集成3200亿个晶体管，配备432GB HBM4显存，由6个HBM4堆组成。架构上，AMD将计算基本单元重新定义为“工作组处理器”（WGP），总数保持为256个，但波前宽度从64位调整至32位，旨在优化指令延迟与寄存器压力。Venice CPU作为第六代产品，首次引入512线程支持与PCIe 6.0接口。新推出的Helios机架系统能够将72个MI455X GPU的显存整合至单一相干域，配合Pensando Vulcan AI NIC与Salina DPU，形成完整的数据中心级解决方案。此外，AMD还推出了风冷版PCIe GPU MI350P、数据中心芯片MI430以及Gorgon Halo本地开发者平台。
针对未来产品规划，AMD公布了明确的迭代路线。GPU产品线中，计划于2027年发布的MI500系列将支持更大规模的纵向扩展网络并引入新型铜互连与光互连技术，其推理吞吐量目标是当前MI300X的2000倍以上；MI600系列预计于2028年问世。CPU领域方面，第七代Florence型号预定在2028年出货，第八代Ravenna则规划于2030年推出。这一系列举措旨在构建从芯片到机架的全栈AI竞争力，直接对标英伟达NVL72等高端解决方案，通过提升数据移动效率与统一内存访问能力来应对日益复杂的模型训练需求，从而在高性能计算与人工智能基础设施市场占据更显著份额。