该技术采用三维纳米堆叠架构，在指甲盖大小芯片上集成近1000亿晶体管，能效较2nm提升70%，旨在加速大模型训练并推动半导体工艺进入埃米时代。
IBM于2026年6月宣布推出全球首项亚1纳米芯片技术，具体节点命名为0.7纳米（即7埃）。这一突破标志着半导体行业在常规2纳米制程竞争之外，探索出通过架构创新继续提升晶体管密度的新路径。该技术在指甲盖大小的芯片面积上成功集成了近1000亿个晶体管，其集成密度约为IBM 2021年发布的2纳米芯片的两倍。
为实现上述高密度集成，IBM研发了名为“3D Nanostack”的三维纳米堆叠架构。该架构利用三维顺序集成技术，将纳米片进行垂直交错与分层堆叠。这种设计不仅打破了传统平面缩小的限制，还允许在每一层堆叠结构中使用不同的材料组合。通过这种方式，不同晶体管的性能与能效可以独立优化且互不干扰。此外，相关研究显示该架构可将静态随机存取存储器（SRAM）的面积缩小40%，进一步提升了空间利用率。
在性能表现方面，采用0.7纳米工艺的加速器算力可达约7000 TOPS，约为当前主流AI加速器（1500 TOPS）的7倍。IBM指出，若利用该芯片训练处于前沿的大型语言模型（LLM），原本需要约三个月的训练周期有望缩短至数周。在能效对比上，该技术相较于2纳米芯片提升了70%，整体性能提升幅度达50%。此举旨在解决当前AI计算对算力与能效的双重需求，并重新定义了晶体管节点的演进逻辑，展示了从平面微缩向三维堆叠转变的技术可行性。